첨단 패키징은 AI 가속기 성능을 끌어올리며 반도체 경쟁의 핵심으로 떠올랐지만, 스마트폰 칩에는 이미 2016년부터 다른 형태로 쓰여온 기술이다. 지금 화제인 3차원 적층이나 SoIC 같은 새 방식이 폰과 노트북에 실제로 적용될지는 아직 '예상' 단계에 머물러 있다. 다음 기기를 고를 때는 광고 속 패키징 표현이 실제 성능 변화인지 마케팅 수사인지부터 구분하는 게 먼저다.
반도체는 오랫동안 '얼마나 작게 그리느냐'의 싸움이었다. 회로 선폭을 3나노, 2나노로 줄이는 미세공정이 성능을 갈랐다. 그런데 선폭 줄이기가 물리적 한계에 다가서자 무게 중심이 뒤쪽 공정으로 옮겨갔다. 칩 하나를 완벽하게 만드는 대신, 여러 칩을 얼마나 촘촘하게 한 덩어리로 묶느냐가 새 승부처가 됐다.
이 '묶는 기술'이 첨단 패키징이다. 크게 두 갈래다. 2.5D는 인터포저라는 받침 위에 연산 칩과 메모리를 나란히 올려 둘 사이 데이터 통로를 넓힌다. 3D는 칩을 아예 수직으로 쌓아 배선 거리를 줄이고 지연과 전력 소모를 낮춘다. 큰 칩 하나를 작은 기능 단위로 쪼개 따로 만든 뒤 다시 합치는 칩렛도 같은 흐름에 있다.
Photo by Harrison Broadbent on Unsplash
패키징이 올해 화제의 중심에 선 건 AI 반도체 때문이다. AI 연산은 연산 칩과 고대역폭메모리(HBM) 사이에서 막대한 데이터가 오간다. 이때 성능을 좌우하는 건 연산 속도만이 아니라 두 칩 사이 데이터가 얼마나 빨리 움직이느냐다.
그래서 GPU와 HBM을 바싹 붙이는 2.5D 방식이 사실상 표준이 됐다. 엔비디아, AMD, 브로드컴, 애플 같은 기업이 자체 AI 칩에 이 방식을 채택하면서, TSMC의 CoWoS 생산능력은 수요를 따라가지 못하는 상황이 이어졌다. 소재 경쟁도 뜨겁다. 국내 기업 국전은 10월 말 패키징 기판용 활성에스테르 경화제가 일본 경쟁 제품보다 열팽창계수가 낮다고 밝혔는데, 아직 고객사 평가 단계라 공급 계약으로 이어질지는 지켜봐야 한다.
여기서 소비자가 오해하기 쉽다. 첨단 패키징이 'AI 때문에 새로 생긴 기술'처럼 보이지만, 스마트폰에는 오래전부터 들어와 있었다. TSMC의 모바일용 패키징인 InFO는 2016년 아이폰7의 A10 칩부터 쓰였다. 프로세서 위에 D램을 얹는 구조로, 지금 당신이 쓰는 폰 상당수가 이미 패키징 기술의 혜택을 받고 있다는 뜻이다.
다만 AI 가속기에서 화제가 되는 CoWoS나 대형 3D 적층은 성격이 다르다. 전력과 발열, 크기 제약이 훨씬 빡빡한 폰에 그대로 옮기기 어렵다. 업계에서는 3차원 칩렛 기반 모바일 칩이 본격화되는 시점을 2025년 이후로 봐왔고, 애플이 2나노 공정과 SoIC 계열 패키징을 차세대 칩에 쓸 거라는 관측도 나온다. 중요한 건 이 대부분이 아직 '예상'이라는 점이다. 특정 출시 폰이 그 기술을 탑재했다고 확정된 사례는 아직 분명하지 않다.
패키징은 소비자가 눈으로 확인할 수 없는 영역이라 마케팅에 동원되기 쉽다. 다음 폰이나 노트북을 고를 때 이런 기준으로 판단하면 과장에 휘둘리지 않는다.
정리하면, 지금 당장 패키징 기술 하나 때문에 교체를 서두를 이유는 크지 않다. 당신이 이미 쓰는 폰에도 이 기술은 들어 있고, 새 방식의 실질 효과는 출시 뒤 실측으로 확인하는 편이 현실적이다.